Eine digitale Implementierung zellularer nichtlinearer Netzwerke

Die Entwicklung der Computertechnik ist stets bestrebt, die Leistungsparameter eines Rechners zu verbessern. Da mit dem Prozessortakt jedoch auch der Energieverbrauch um ein Vielfaches steigt, erlangen parallele Rechnerarchitekturen zunehmend an Bedeutung. Mit steigender Anzahl an Rechenkernen nimmt aber auch die Komplexität der Softwareentwicklung zu, denn ein Programm kann nur dann von der Implementierung auf einem Mehrkernprozessor profitieren, wenn sich die Algorithmen effizient parallelisieren lassen und die Berechnung auf alle Rechenkerne verteilt werden kann. Als Alternative zu Mehrkernprozessoren und Multi-Prozessor-Systemen besteht eine große Nachfrage nach feingranularen Architekturen mit sehr geringer Verlustleistung für die hochgradig parallele Verarbeitung großer Datenmengen. Zellulare Nichtlineare/Neuronale Netzwerke (CNN) bilden ein Paradigma für multivariate, massiv-parallele Datenverarbeitung und wurden in den vergangenen 25 Jahren in verschiedenen Anwendungen der Hochgeschwindigkeits-Bildverarbeitung, medizinischen Signalverarbeitung, Prozesssteuerung und zur Lösung nichtlinearer partieller Differentialgleichungen eingesetzt. Das CNN wurde ursprünglich als analoger Universalrechner konzipiert, der die Rechenleistung eines Supercomputers auf einem einzigen Schaltkreis versprach. Tatsächlich belegen zahlreiche VLSI-Implementierungen im Analog- und Mixed-Signal-Design die hohe Leistungsfähigkeit von CNNs, die vor allem durch die Integration in Kamerasystemen eine sehr schnelle und energieeffiziente Bildvorverarbeitung ermöglicht. Aufgrund der geringen Rechengenauigkeit und störanfälligen Signalverarbeitung der analogen Schaltkreise werden zunehmend digitale Architekturen vorgestellt, die robustere und vor allem reproduzierbare Berechnungen ermöglichen. Da die Entwicklung anwendungsspezifischer Schaltkreise mit einem hohen Zeit- und Kostenaufwand verbunden ist, erfolgt die Implementierung der digitalen Architekturen vor allem auf FPGAs, was zusätzliche eine individuelle Anpassung der Hardware an spezifische Problemstellungen erlaubt. Ziel dieser Arbeit ist die Entwicklung eines Universalrechners, der das inhärent parallele Verarbeitungsprinzip des CNNs mit der Flexibilität und Rechengenauigkeit eines Digitalprozessors verbindet. Damit wird eine Brücke zwischen der enormen Rechengeschwindigkeit analoger Realisierungen und der Flexibilität und Genauigkeit einer Software-Simulation geschlagen, die neue Anwendungsmöglichkeiten für die praktische Signal- und Datenverarbeitung mit CNNs eröffnet. Im Vordergrund steht dabei die Frage, wie ein zeitdiskretes CNN-Modell optimal in eine digitale Architektur überführt werden kann, um die Berechnung beliebiger Algorithmen zu ermöglichen und deren Verarbeitungszeit bei begrenzt verfügbaren Ressourcen zu minimieren. Dafür werden verschiedene Modelle hinsichtlich ihrer Eignung für eine digitale Implementierung verglichen und Verfahren zur Abbildung des bevorzugten Modells auf einem Prozessorarray systematisch untersucht. Die daraus neu entwickelte Architektur sowie die Implementierung auf einem FPGA werden erläutert und mögliche praktische Anwendungsmöglichkeiten werden vorgestellt. Abschließend wird eine Möglichkeit zur Erweiterung des Netzwerkmodells und die Durchführung von Lernverfahren auf der entwickelten Hardware diskutiert.