Entwicklung eines integrierten Schaltkreises für den Algorithmus Polynomdivision

Die Studienarbeit behandelt die Realisierung eines algorithmischen Problems als integrierter Schaltkreis, wobei der Entwurf und die Verifikation im ASIC mit Standardzellen in 0.35 µm CMOS-Technologie unter Verwendung der CADENCE-Software erfolgen. Der Fokus liegt auf der Polynomdivision als numerischer Rechenvorschrift. Die Arbeit bietet einen tiefen Einblick in den Entwurf komplexer VLSI-Schaltungen und folgt einer Top-Down-Designstrategie, die mit einem Überblick über das System beginnt und schrittweise zu einer detaillierten Spezifikation des Algorithmus führt, wobei Planung und Systemverständnis im Vordergrund stehen.